Analisis Jurnal "The bionic DBMS is coming, what will it look like?" INOVASI SI & TEKNOLOGI INF. MODERN

"The bionic DBMS is coming, what will it look like?"

Ryan Johnson

University of Toronto

ryan.johnson@cs.utoronto.ca

Ippokratis Pandis

IBM Almaden Research Center 

ipandis@us.ibm.com 

Software selalu mengatur mesin database dan objek pengolah yang diatur oleh Hukum Moore lah merusak mesin database dimulai dari tahun 1980. Bagaimanapun,  tampilan hardware saat ini sangat berbeda dan arah gerakannya membuat mesin database semakin menarik.  Kecepatan waktunya yang tidak berubah, silikon gelap nampak kurang jelas, ketersediaan konfigurasi ulang hardware, dan pengaruh ekonomi pada para penyedia dalam jumlah besar meletakkan semua sesuai urutan untuk membuat hardware database aktif secara ekonomi atau bahkan dibutuhkan. Banyaknya jumlah kerja aliran data (berkepampuan bisnis) telah berguna dari munculnya dukungan hardware.

Di jurnal ini, terdapat perdebatan mengendalikan banyaknya jumlah aliran kerja yang sesuai keadaan interval waktu antara stimulus dengan respon yang diharapkan merupakan  sasaran yang layak untuk mendukung hardware.

Intinya, sebuah proses transaksi pembangunan itu membongkarkan banyak dari fungsi konfigurasi ulang hardware tersebut. Diprediksi sebuah konvergensi dipenuhi mesin database "bionic" bahwa hampir melaksanakan semua kunci fungsi-fungsi secara langsung di hardware dan membuang software ke peran managerial yang lebih luas.


1. Pendahuluan
Walaupun sistem database bertemu dengan hardware untuk beberapa dekade, realitas ekonomi menurut sejarah meminta seemata-mata solusi software di Hukum Moore.

Pengaruh dari beberapa tren  mengubah hal berikut :

• Pertama, kecepatan prosessor tidak berubah dalam beberapa dekade tidak mungkin meningkatkan lain waktu akibat masalah power, reaksi industri untuk menyingkirkan banyak sekali identical cores mengarahkan pada berbagai kesulitan Hukum Amdahl.
•  Kedua, skala kecepatan transistor mencapai poin kelanjutan: kempampuan penyimpanan akibat transistor lebih kecil tidak lagi diimbangi sepenuhnya untuk meningkatkan angka transistor per chip. 
• Akhirnya, ledakan pada cloud-based "big data" aplikasi maksudnya, untuk pertama kali, providers seperti Google, Facebook, Amazon, etc mempunya kedua-duanya dorongan dan kekuatan ekonomi untuk kisi custom hardware.

2. Dark Silicon
Merupakan tren untuk meningkatkan pecahan dari chip transistor supaya tetap tidak digunakan pada waktu yang diberikan.

Efek yang ditimbulkan ada 2 :

• Pertama, Penolakan skala power untuk beberapa saat desain multicore menyebabkan paralellisme dari software, akibatnya ttugas mengalami ketidakseimbangan karena data dibagi ke banyak core. Dalam gambaran 1 pecahan dari penggunaan hardware: menerima 0.1% pekerjaan seri dapat dikatakan cukup dalam sehari. Hardware generasi selanjutnya, katakanlah seribu core dapat mengurangi pecahan seri pada pekerjaan dapat berkurang pesat dua perintah.

• Skala power yang kurang pada generasi transistor selanjutnya, akibat desakan power akan memaksa pertumbuhan pecahan pada hardware offline walau pernah digunakan software. Dalam perhitungan katakan 20% dari transistor luar 2018 power envelope, pecahan yang dapat digunakan menyusut dari 30% sampai 50%, untuk setiap generasi hardware. Perhitungan 1/10 power hanya berharga 10x lebih cepat: bersisa 90% dari pemakaian untuk yang lain atau dapat dikatakan biaya operating murah.

3.  Latency and Control Flow

Pemrosessan query khususnya dalam bentuk kolom menghasilkan aliran data yang signifikan dan relatif mudah mengatur Aliran Kontrol yang memetakan hardware dengan baik. Proses transaksi dilain pihak memberikan aliran kontrol besar dan kecil, komponen aliran data yang tak biasa membuat target yang terkenal tak efisien untuk prosesor biasa dan tak mempengaruhi akselerasi hardware. 

OLTP diuntungkan dari skala frekuensi jam dalam beberapa dekade bahkan lebih diuntungkan dari kesejajaran yang berderajat tinggi untuk penawaran multicore hardware akibat dark silikon dan dapat sangat merugikan: frekuensi jam dan jumlah jam yang tetap melewati ancaman generasi untuk menutupi OLTP Throughput.

Daripada menambahkan performa mentah  kita lebih baik memasukan OLTP karena akan mengurangi power footprint hardware agar terhindar dari banyak latensi sebisa mungkin. Teknk penghindaran penambahan latensitas, penundaan yang tak sinkron dan mudah diprediksi dalam µs sangatlah mudah di skejul dalam software ketimbang ‘cache miss’ atau ‘pipeline stall’ yang takterduga.

4. Control Flow in Hardware

Custom Hardware punya reputasi yang buruk menangani aliran data, sebagian besar dari kegagalan prcobaan menjadi extract dynamic aliran data dari tujuan program umumnya.

Sebenarnya hardware unggul dalam aliran kontrol global ‘Finite State Automaton(FSA)’, ‘khusunya Non-deterministic Finite State Automaton(NFSA)’, dengan mempekerjakan kesejajaran dari hardware untuk efek yang lebih baik. Dari gaya aliran kontrol Neuman: low-dimensional projection dari bagian pokok mesin memberikan beberapa keuntungan. Akselerasi efektif dari aliran kontrol butuh identifikasi proses abstrak dan memetakan high-dimensional projection ke hardware. Pencarian OLTP(Online Transaction Processing) seperti B+Tree Probe dan logging tersugesti banyaknya pelekatan yang kurang efektif dari pengangkatan OLTP akibat kurangnya pemetaan ke software.

OLTP umumnya seperti B+ Tree memeriksa dan membukukan penyaranan banyaknya ineficiency yang melekat ke OLTP muncul akibat payahnya pemetaan ke software; section selanjutnya menjelajahi observasi ini lebih rinci.

5. Bionic Transaction Processing

Target sistem konkrit, berdasar pemberian mesin HC-2 yang mengkombinasi Field-Programable Gate Array(FPGA) dengan intel prosessor modern sistem arsitekturnya seperti Figure2.

Penjelasan singkat tentang DORA :

1. Bottleneck Analisis
The data orientation architecture (DORA) mengizinkan berbagi sepenuhnya transaksi pemrosesan sistem untuk memperoleh sebagian besar keuntungan yang tersedia dari penyekatan set data.

Pengeluaran tambahan tetap dibagi menjadi 4 kategori :
a. B+ Tree index probes
Operasi complex lain seperti distribusi ruang, pembagian inode, dan reoraganisasi indeks ditangani di software.

b. Logging
Mekanisme pembukuan hardware ada dua keuntungan dibandingkan versi software. Permintaan dari soket yang sama bisa dikumpulkajn sebelum melewatinya, dan level hardware arbritasi secara signifikan lebih mudah.

c. Queue management
Penulis menjelaskan mereka mencatat bahwa banyak dari tantangan dihubungkan dengan antrian itu secara mendasar sangat sulit; sedangkan hardware akan tanpa ragu mengurangi pengeluaran tambahan, itu tidak akan dengan ajaib memecahkan masalah penjadwalan. Mereka mengharapkan software itu akan melanjutkan menjadi peranan kunci di area ini.

d. Buffer pool management

2. Overlay Database
Bagian CPU mempertahankan cache dari hasil lanjutan dan cooked data lain, sementara bagian FPGA mempertahankan sebuah in-memory lapisan database.


Analisa 

1. Pengaruh dari beberapa tren

• Pertama, kecepatan prosessor tidak berubah dalam beberapa dekade tidak mungkin meningkatkan lain waktu akibat masalah power, reaksi industri untuk menyingkirkan banyak sekali identical cores mengarahkan pada berbagai kesulitan hukum Amdahl.

•  Kedua, skala kecepatan transistor mencapai poin kelanjutan: kempampuan penyimpanan akibat transistor lebih kecil tidak lagi diimbangi sepenuhnya untuk meningkatkan angka transistor per chip. 

• Akhirnya, ledakan pada cloud-based "big data" aplikasi maksudnya, untuk pertama kali, providers seperti Google, Facebook, Amazon, etc mempunya kedua-duanya dorongan dan kekuatan ekonomi untuk kisi custom hardware.

Kedua penulis jurnal membuat 2 klaim yaitu :

- Pendukung efektif hardware tidak selalu butuh menigkatkan pertunjukkan performa kasar ; tujuan sebenarnya untuk mengurangi penggunaan energi.

-  Bagian mengejutkan dari operasi database adalah menerima implementasi hardware; penulis memprediksi bahwa sistem di masa depan sebagian besar akan menggunakan software untuk penggunaan koordinasi dan interaksi ketersediaan unit-unit hardware.

2. Dark Silicon merupakan tren untuk meningkatkan pecahan dari chip transistor supaya tetap tidak digunakan pada waktu yang diberikan.

Efek yang ditimbulkan ada 2 :

• Pertama, Penolakan skala power untuk beberapa saat desain multicore menyebabkan kesejajaran dari software, akibatnya ttugas mengalami ketidakseimbangan karena data dibagi ke banyak core. 

• Skala power yang kurang pada generasi transistor selanjutnya, akibat desakan power akan memaksa pertumbuhan pecahan pada hardware offline walau pernah digunakan software. 

Sekali langkah core ditempelkan telah lengkap, joules/op hanya bisa dkurangi dengan berpindah, ke khusus atau custom hardware.

3. Penulis jurnal ini berpendapat berdasarkan penjelasan lengkapnya mengenail latensitas dan kontrol aliran bahwa daripada menambahkan performa mentah  kita lebih baik memasukan OLTP karena akan mengurangi power footprint hardware agar terhindar dari banyak latensi sebisa mungkin.

4. Custom Hardware punya reputasi yang buruk menangani aliran data, sebagian besar dari kegagalan prcobaan menjadi extract dynamic aliran data dari tujuan program umumnya.

OLTP umumnya seperti B+ Tree memeriksa dan membukukan penyaranan banyaknya ineficiency yang melekat ke OLTP muncul akibat payahnya pemetaan ke software; section selanjutnya menjelajahi observasi ini lebih rinci.

Tujuan penulis untuk sasaran software inefficiency hotspots ini dengan pemeriksaan yang mendasari operasi dan pemetaannya langsung ke hardware, hal ini mencegah kehilangan kebenaran akibat awalan dari implementasi software.

5. Pengeluaran tambahan tetap dibagi menjadi 4 kategori :
a. B+ Tree index probes
b. Logging
c. Queue management
d. Buffer pool management

Kesimpulan

Pada jurnal ini dapat kita simpulkan dari pernyataan Ryan Johnson dan Ippokratis Pandis bahwa mereka membuat kasus ini sebagian besar berdasarkan pelaksanaan proses transaksi. Uraian singkat tentang sebuah sistem pembangun di jurnal ini dimana setiap sumber interval waktu antara stimulus dengan respon yang diharapkan (latensitas) mempunyai dukungan hardware untuk mencegahnya, sehingga software bisa melanjutkan dengan sesuatu yang lainnya daripada memblokir. Ini diterapkan dari  permintaan I/O tanpa syarat disaat cache gagal.

Kita telah melihat hasil yang baik dengan penulisan perhitungan logaritma, dan web servers telah mengasah strategi ini untuk penyempurnaan. Tantangan-tantangan penting yang tetap: tidak hanya untuk desain hardware, tapi juga hingga membangun kembali software untuk mengeksploitasinya.

Awal percobaan dari yang lain kepada pengotomatisan proses tidak hilang sepenuhnya, dan mesin database punya  peninggalan yang panjang dari tahap-tahap pada hardware yang berganti. Menanggulangi tantangan ini ada sebuah kesempatan besar untuk manajemen data, bagaimanapun, karena penggunanya sudah dibatasi dari perubahan hardware yang mengganggu. Dikhususkan untuk suatu maksud pendekatan akan dihadapkan kerugian tinggi berkenaan dengan ini.

Referensi
Jurnal asli, silahkan lihat here
[1] Ailamaki, A., DeWitt, D., Hill, M., and Wood, D. DBMSs on a modern processor: Where does time go? In VLDB, 1999.
[2] Andersen, D. G., et al. FAWN: a fast array of wimpy nodes. In SOSP, 2009.
[3] Esmaeilzadeh, H., et al. Dark silicon and the end of multicore scaling. In ISCA, 2011.
[4] Fa ̈rber, F., et al. The SAP HANA database – an architecture overview. IEEE Data Eng. Bull., 35(1), 2012.
[5] Hamilton, J. R. Internet scale storage. In SIGMOD, 2011.
[6] Hill, M. D. and Marty, M. R. Amdahl’s law in the multicore era.
Computer, 41, 2008.
[7] Johnson,R.,etal.Scalabilityofwrite-aheadloggingonmulticore
and multisocket hardware. The VLDB Journal, 20, 2011.
[8] Ka ̈gi, A., Burger, D., and Goodman, J. R. Ecient synchroniza-
tion: let them eat QOLB. In ISCA, 1997.
[9] Mueller, R., Teubner, J., and Alonso, G. Streams on wires: a
query compiler for FPGAs. PVLDB, 2(1), 2009.
[10] Pandis, I., Johnson, R., Hardavellas, N., and Ailamaki, A. Data-
oriented transaction execution. PVLDB, 3(1), 2010.
[11] Pandis, I., To ̈zu ̈n, P., Johnson, R., and Ailamaki, A. PLP: page
latch-free shared-everything OLTP. PVLDB, 4(10), 2011.
[12] Sewall, J., et al. PALM: Parallel architecture-friendly latch- free modifications to B+trees on many-core processors. PVLDB,
4(11), 2011.
[13] Teubner, J., Woods, L., and Nie, C. Skeleton automata for fpgas:
reconfiguring without reconstructing. In SIGMOD, 2012.
[14] Tsirogiannis, D., Harizopoulos, S., and Shah, M. A. Analyzing
the energy eciency of a database server. In SIGMOD, 2010. [15] Venkatesh, G., et al. Conservation cores: reducing the energy of
mature computations. In ASPLOS, 2010.
[16] Welsh, M., Culler, D., and Brewer, E. SEDA: an architecture for well-conditioned, scalable internet services. In SOSP, 2001.